许多年轻的工程师对锡须（whisker）比较陌生，它是从金属内部被不平衡的应力推挤出来的“胡须”，看起来就像在金属周围发霉长毛了，这些细小的锡须和金属一样具有导电性质，让电子产品时刻背负着短路的风险。因此在产品设计初期就必须要将锡须列入风险评估的范畴。
另外，在这里要先跟大家做个说明，在大电流和强电领域，一般无需担心锡须的存在，根据在实验室里测试的结果，容易引起短路的锡须在通过30mA左右的电流时就会熔断，因此在小电流和微功耗场合才需要特别注意。目前在电子设计领域，规避锡须的方案通常有两种：材料选择与PCB布局。
材料选择
在物料清单（BOM）统计阶段，首先根据实际情况列出金属部件，逐一对应查看产品规格书（datasheet），清楚每种合金的组合以及镀膜。根据以往的经验以及可靠性测试来看，镀锡的材料最容易产生锡须，镀铅和镀镍则有小概率情况出现晶须，而经过氧化工艺的金属部件则比较稳定，没有出现晶须，因此在金属材料的工艺上，要合理地选择。
PCB布局
了解清楚锡须的危害，在PCB设计上就可以利用间距和遮挡等手段来规避了，限于物料成本的考虑，通常的做法是让板内元器件保持与金属部件的间距，这个间距标准是根据实验室大量测试验证得出来的数据，给大家作为参考：螺帽的半径5mm内不能放置元器件；金属垫片等部件要与板内的元器件间隔大于1mm。如果是工业产品，对爬电间距有严格要求的，只要间距大于或者等于以上两种情况，都是符合要求的。
在保证了材料的正确选择以及通过PCB合理布局规避了之后，锡须所导致的短路风险已经降到了普通产品可以接受的范围，但如果是特殊行业的高标准产品，对产品设计初期的风险控制有着极高的要求，那就需要加入被动的保险措施了，比如在关键的电路上做过流保护，增加保险丝等，还有万一出现短路起火的情况，该从哪些方面来做规避措施呢？欢迎小伙伴们一起分享设计经验。
发表回复